Набор обучающих данных по Ай растет очень быстро и адаптируется не только к итерационной модернизации HBM, но и к непрерывному развитию технологий памяти серверов, которые используются для обработки данных такого количества. С точки зрения упрощенного процесса подготовки ии, потребность в основной памяти в фазе хранения данных после сбора данных была бы вычислена с меньшим количеством терабайтов (объем памяти в практическом применении был бы в несколько раз больше, чем в упрощенной модели). В это время GPU не было необходимости участвовать в тренировках. Когда наступает время подготовки данных, данные должны быть собраны и проверены, когда объем основной памяти увеличивается до 1TB. Например, на этапе подготовки данных, например, SDXL, все изображения должны быть упорядочены в единую спецификацию, размер, пиксель и размер, чтобы более эффективно использовать эти ресурсы в сети, снижать задержки и экономить ресурсы на пространственной презентации. На этапе подготовки ии требуется не только мощная GPU-память, но и огромная пропускная способность главной памяти в два раза больше, чем у GPU-памяти, и она должна иметь очень высокую пропускную способность, чтобы позволить местной памяти GPU удовлетворять скорость поглощения данных. Из этого следует, что память DDR5 важна для обучения ии. Rambus предоставляет полный набор чипсетов интерфейса памяти для модуля памяти DDR5, содержащий RCD, PMIC, SPD Hub, температурный датчик IC. Rambus недавно запустил новейшую серию процессоров управления энергией для сервера DDR5, включающую в себя ведущие в мире электроприборы с высоким уровнем тока, которые применяются в высокопроизводительных приложениях, которые удовлетворяют потребности ии и других высокотехнологичных рабочих загрузчиков в высокопроизводительных и емких модулях памяти. Rambus DDR5 server PMIC productions — ключевой компонент в архитектуре памяти DDR5, который позволяет реализовывать больше каналов памяти, больше модулей памяти и более высокую пропускную способность. Rambus DDR5 server PMIC series содержит продукты, соответствующие спецификациям JEDEC (pmics 5020), высоковольтного тока (PMIC5000) и низкого тока (pmicus 5010). JEDEC определяет три различных PMIC для различных уровней вывода тока. Все они имеют одинаковый размер упаковки, планировку штифтов, и большинство регистров имеют одинаковые наборы. Энергетическая эффективность каждого вида была оптимизирована в соответствии с ожидаемым уровнем тока, который он должен был применить к своей цели. Цель PMIC 5020 с очень высоким током — максимальный постоянный постоянный ток около 30 ампер, последний из трёх серверов PMIC. Rambus была первой компанией, которая поставляла образцы. PMIC нацелен на модули с максимальной пропускной способностью и максимальной емкостью. Высокоэлектрический PMIC 5000 всегда был основным PMIC, поддерживаемым максимальным непрерывным постоянным током около 20 ампер. Этот конкретный PMIC предназначен для модулей стандартного порядка 4, вместимостью 64GB, 96GB и 128GB. PMIC 5010, ориентированный на рынки с низкой емкостью, поддерживает максимальный устойчивый ток около 12 ампер. Большинство DDR5 RDIMM с частотой до 60 400 мт/с использует версию PMIC 5000 с высоким электрическим током и PMIC 5010 с низким током. В настоящее время обе модели находятся в стадии массового производства. В то время как недавно выпущенная PMIC5020 используется в основном для четвёртого поколения DDR5 с коэффициентом 7200MT/s, а также для первого поколения MRDIMM model, которая включает в себя некоторые из 6400MT/s модулей памяти, которые имеют особенно высокую скорость, но имеют особенно высокую емкость, такие как 256GB model memory и используют сверхвысокие токи PMIC5020. По словам джона эбла, вице-президента по маркетингу продуктов оперативного отдела оперативной памяти Rambus, рамбус предоставляет полный набор микросхем DDR5 RDIMM, который приносит дополнительные выгоды нашим клиентам, потребителям наших клиентов и всей экосистеме в целом. Что касается полного набора микросхем DDR5 RDIMM, то мы предварительно подтверждаем, что клиент обладает проверенной совместимостью и очень хорошим временем, оптимизацией мощности и достаточным количеством надёжных поставок. Проектирование задачи того, как архитектура DIMM, применяющая технологию DDR5, может достичь более высокой производительности памяти. Джон эбл провел детальный анализ. Теперь память DDR5 начинает перемещаться в двухканальную архитектуру, в которой показанная архитектура DDR5 RDIMM имеет коэффициент бит-бит в потоке данных в DDR5, плюс 8 бит ECC для обеспечения того, чтобы у них было необходимое для хранения и пропускной способности и производительность памяти на разъёмах.

PCI-1409